

[print out](#)

Patent/Publication No. 546800

Title Integrated moduled board embedded with IC chip and passive device and its manufacturing method integrating IC chip and passive device in the moduled board

Publication Date 2003/08/11

Application Date 2002/06/27

Application No. 091114186


Certification_Number 183156

IPC H01L-023/28


Inventor HO, KY TW;
KUNG, MORISS TW


Applicant VIA TECHNOLOGIES, INC.
TW

Abstract An integrated moduled board embedded with IC chip and passive device includes a substrate having plural large openings and small openings, wherein a passive device is arranged in the small opening; a first adhesive plastic film adhering the bottom of the substrate to a heat dissipating substrate to form an integrated moduled board; an IC chip having a bottom adhered to the large opening of the integrated moduled board by a second adhesive plastic film; a dielectric plug layer




F






www.sagepub.com



www.elsevier.com



公告本

申請日期: 91.6.27

案號: P1114186


類別: 2011 23/22

(以上各欄由本局填註)

發明專利說明書

546800

一、發明名稱	中文	嵌埋有 IC 晶片與被動元件之整合式模組板及其製作方法
	英文	
二、發明人	姓名 (中文)	1. 何昆耀 2. 宮振越
	姓名 (英文)	1. KY Ho 2. Moriss Kung
	國籍	1. 中華民國 2. 中華民國
	住、居所	1. 新店市中正路533號8樓 2. 新店市中正路533號8樓
三、申請人	姓名 (名稱) (中文)	1. 威盛電子股份有限公司
	姓名 (名稱) (英文)	1.
	國籍	1. 中華民國
	住、居所 (-事務所)	1. 台北縣新店市中正路535號八樓
	代表人姓名 (中文)	1. 王雪紅
	代表人姓名 (英文)	1.



本案已向

國(地區)申請專利

申請日期

案號

主張優先權

無

有關微生物已寄存於

寄存日期

寄存號碼

無

四、中文發明摘要 (發明之名稱：嵌埋有IC晶片與被動元件之整合式模組板及其製作方法)

一種嵌埋有IC晶片與被動元件之整合式模組板(moduled board)，包括有一包含有複數個大開口以及小開口的基板，其中該小開口內設置有一被動元件。一第一黏性膠膜係將該基板之底部黏著至一散熱基板上，以構成一整合式模組板。一IC晶片之底部係藉由一第二黏性膠膜而黏貼於該整合式模組板之大開口內。一介電填塞層係覆蓋該整合式模組板之整個表面，且填滿該整合式模組板之表面上的所有空隙。

英文發明摘要 (發明之名稱：)



五、發明說明 (1)

【發明領域】


本發明係有關於一種整合式模組板(moduled board)及其製作方法，特別有關於一種類似開口向下之塑膠球格陣列(Cavity-Down Plastic Ball Grid Array, CD-PBGA)或含有各式開口之模組化(moduled)基板及其製作方法，可將各式IC晶片與各種被動元件整合於模組化基板內。

【發明背景】

電子構裝包括積體電路(IC)晶片的黏結固定、電路連線、結構密封、與電路板之接合、系統組合、以及產品完成之間的所有製程，其目的為組合完成IC晶片與必要之電路零件，以達成傳遞電能與電路訊號、提供散熱途徑、承載與結構保護等功能。

一般而言，電子構裝技術可以四個不同的組裝層次區分：第一層次係指將IC晶片黏結於一個封裝基板，並完成其中的電路連線與密封保護之製程；第二層次係指將封裝體以及其他電子組件結合於一電路板上；第三層次則指將數個電路板組裝於一主機板上成為一次系統；第四層次則為將數個次系統組合成為一完整的電子產品。

隨著IC晶片之積集度提高而使晶片之輸出輸入的插腳數增加，因此各種高密度的IC封裝基板不斷開發出來，其中開口向下之塑膠球格陣列(Cavity Down-Plastic Ball Grid Array, CD-PBGA)之封裝基板就是一例，其乃將IC晶片黏貼至此基板之開口內，並利用打金線技術將IC晶片電連接至此基板表面之打線金手指(bonding finger)上，後



五、發明說明 (2)

續此封裝基板會以開口向下的方式與電路板結合。另外，散熱元件裝置在此封裝基板之上方，而且被動元件需另行於電路板進行組裝程序。

習知製程會遭遇以下的問題：第一，IC晶片封裝製程、被動元件之組裝程序以及表面黏著技術(surface mount technology, SMT)等步驟必須分別進行，因此總體產品因流程較長因而良率較低，且封裝製程之成本花費極高。第二，在無法整合被動元件之組裝以及SMT製程的情況下，整個產品的厚度無法降低，不能符合當前技術之"輕、薄、短、小"的趨向。第三，為了達到散熱效果，須額外在主機板上提供一個熱匯(heat sink)/風扇(fan)元件以及一電磁波干擾(Electro-Magnetic Interference, EMI)遮蔽板以增加電氣特性表現，這會進一步增加總體製程成本。第四，由於IC晶片、被動元件以及散熱元件無法同時整合於基板上，因此產品之佈局電路線太長而影響到其電性品質。

有鑑於此，如何將IC晶片、被動元件以及散熱元件之製程同時整合於模組化基板上以解決上述之問題，成為當前亟需探討之重要課題。

【發明概要】

本發明之主要目的在於提出一種整合式模組板，係由散熱基板與類似CD-PBGA或含各式開孔的基板所黏貼而成，且將IC晶片以及被動元件嵌埋於整合式模組板中，故可直接於整合式模組板上進行多層內連線製程，以解決習



五、發明說明 (3)

知技術產生的問題。

本發明較佳實施例之整合式模組板，包括有：一開口向下之基板如塑膠球格陣列(CD-PBGA)基板或含有各式開口的基板，其包含有複數個貫穿之大開口以及小開口，其中該小開口內設置有被動元件；一散熱基板，係設置於該基板之底部；一第一黏性膠膜，係將該基板之底部黏著至該散熱板上；至少一主動式IC晶片，該IC晶片之底部係藉由一第二黏性膠膜而黏貼於該散熱片上之基板的大開口內；以及一介電填塞層，係覆蓋該整合式模組板之整個表面，且填滿該基板之表面上及開口內的所有空隙；並且，可直接於該介電填塞層上進行多層內連線製程，使IC晶片、被動元件及基板相互電氣連接。

根據上述目的，本發明之特徵在於，將散熱基板與開孔基板直接黏貼而成為一種整合式模組板，且將IC晶片以及被動元件嵌埋於整合式模組板中，故可直接於整合式模組板上進行多層內連線製程，以取代習知技術的打線、被動元件組裝以及散熱風散組裝等步驟，進而達到簡化構裝基板之製作流程、提高產品之良率、降低構裝製程成本等目的。

本發明之另一特徵在於，藉由黏性膠膜將IC晶片以及被動元件黏貼於整合式模組板之開口內，可不使用表面粘著技術(SMT)及回錫(Reflow)等製作流程，並降低製作成本。

本發明之再一特徵在於，藉由IC晶片以及被動元件之



五、發明說明 (4)

高度整合來控制整合式模組板的厚度，可有效降低產品之體積。

本發明之又一特徵在於，將各個IC晶片、被動元件之間的訊號傳輸距離拉近，可以大幅提昇產品之電性表現。

本發明之又一特徵在於，將各個IC晶片、被動元件之間的訊號傳輸距離拉近，並依電路設計的完成度，可能是一模組化的次系統。

本發明之又一特徵在於，將各個IC晶片、被動元件之間的訊號傳輸距離拉近，並依電路設計的完成度，可能是一高整合度模組化的系統功能主機板。

【發明之詳細說明】

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

【實施例】

本發明提供一種類似開口向下之塑膠球格陣列(CD-PBGA)或含複數開孔之模組化基板及其製作方法，係將被動元件直接製作於該基板上，並將該基板與散熱板黏著而構成一個整合式模組板，再將IC晶片黏著於整合式模組板的開口內。後續可進行多層內連線製程，使IC晶片與被動元件能夠電氣連接至整合式模組板，而直接應用或依需求另外設計連接至表面錫球陣列，使此整合式模組板以開口向下的方式與其他電路板結合。因此，依據IC晶片之數量以及模組化製程之應用變化，本發明之整合式模組板



五、發明說明 (5)


可視為一種模組化構件、一種多晶片模組(MCM)基板或一種主機板(main board)，可應用在電子構裝技術之各個不同的組裝層次中。

請參閱第1至9圖，其顯示本發明實施例之模組化基板之製作方法的剖面示意圖。

如第1圖所示，本發明之整合式模組化基板30係由一基板22、一第一黏性膠膜28以及一散熱基板31所組成。基板22包含有複數個大開口19以及小開口21，其中大開口19的位置是用來放置IC晶片，小開口21的位置是用來放置被動元件(例如：電阻、電容、感應器)，至於大開口19與小開口21之形狀與數目可依據實際需要作適當變化，於此不加以限制。在較佳實施例中，基板22表面上包含有複數個金屬墊26、對位標誌27(alignment mark)以及被動元件24，其中被動元件24係藉由一粘著層25而黏貼於小開口21中；被動元件也可因不同技術應用以嵌入(Embedded)方式形成於各不同層之基板結構中。至於基板22內部之導電線路結構則可設計成各種樣式，於此不加以撰述。第一黏性膠膜28係用來接合基板22以及散熱元件31，其材質可採用導電性膠膜，其內部的孔洞中填充有導電膠。散熱板31可具有EMI遮蔽效應，且散熱板31之材質主要為散熱銅片。

如第2圖所示，利用第一黏性膠膜28將基板22之底部粘貼於散熱板31上，則可成為一個整合式模組化基板30，其表面上仍保留有用來放置IC晶片之大開口19。

如第3圖所示，提供至少一IC晶片12，其表面上設置




五、發明說明 (6)

有複數個金屬墊14、電氣測試金屬凸塊16以及對位標誌17(alignment mark)。然後，利用一第二黏性膠膜18將IC晶片12之底面粘貼於大開口19內之整合式模組化基板30上，而且IC晶片12與整合式模組化基板30之間的空隙會形成一溝槽34。在較佳實施例中，IC晶片12之厚度約略與基板22之高度相同，有利於後續之模組化製程整合。第二黏性膠膜18可採用一般的膠帶、環氧基玻纖布膠(epoxy-based prepreg)、含導電顆粒膠膜或金屬導電膏等等。

接著，對IC晶片12以及被動元件24進行密封保護。如第4圖所示，於整合式模組化基板30之整個表面上覆蓋一介電填塞層36，並使其填滿IC晶片12周圍的空隙34以及被動元件24周圍的空隙。介電填塞層36之製作方法有兩方式可供選擇，第一種方式是先將樹脂(epoxy)材質流入空隙34內，再於上述之材質上覆蓋一層介電(dielectric)材質，第二種方式則是同時提供樹脂材質以及介電材質，此時樹脂材質亦會流入空隙34內。

後續，進行IC晶片12以及被動元件24之對外連接導線製程。如第5圖所示，利用雷射鑽孔(laser drilling)、電漿蝕刻或是光學微影等方法，於介電填塞層36中形成複數個微孔38(micro via)，係分別暴露出電氣測試金屬凸塊16、金屬墊26與被動元件24之表面。然後，如第6圖所示，利用濺鍍(sputtering)、氣相沉積(vapor deposition)、電鍍(plating)或是印刷(printing)方式，



五、發明說明 (7)

於整合式模組化基板30之整個表面上沉積一第一金屬層40，以使第一金屬層40覆蓋介電填塞層36，並使第一金屬層40填滿所有的微孔38。隨後，如第7圖所示，利用微影與蝕刻製程，將第一金屬層40定義形成複數個導線圖案，以完成第一金屬導線40A之製作。

接下來，繼續進行第二層之對外連接導線製程。如第8圖所示，依據上述相同之連接導線製程，依序製作一介電層42、微孔43、第二金屬層44等等，便可於第一金屬導線40A之上方形形成複數個導線圖案，便完成第二金屬導線44A之製作。於第二金屬導線44A上定義形成一遮罩層，曝露某些用以對外連接的第二金屬位置，如此便可直接應用。

或依需求另外設計，於第二金屬導線44A上進行陣列錫球(solder ball)製程。如第9圖所示，可利用網印或是沉積微影方式，先於第二金屬導線44A上定義形成一遮罩層46，以暴露出錫球48之預定位置的第二金屬導線44A，然後在預定位置上進行錫膏之塗佈，再將錫球48放置於每個預定位置上，最後藉由鐔錫回鐔(reflow)步驟便可使錫球48固定在整合式模組化基板30的表面上。其後則可將此整合式模組化基板30以開口向下的方式與任一種電路板結合。

由上述說明可知，本發明之整合式模組化基板30係由散熱基板31與含開孔之基板22所黏貼而成，且將IC晶片12以及被動元件24嵌埋於整合式模組化基板30中，因此可直



五、發明說明 (8)

接於整合式模組化基板30上進行多層內連線製程，以取代習知技術的打線、注膠、被動元件組裝以及散熱風散組裝等步驟。因此，本發明亦可視為一種系統整合型封裝技術(SIP或稱SOP)，其乃將系統中不同功能的晶片整合於一個模組化封裝產品中，可大幅縮小後續PCB板所需之面積，並減少被動元件的組裝成本。

相較於習知技術，本發明之整合式模組化基板30及其製作方法具有以下優點：第一，IC晶片12以及被動元件24係直接粘貼於整合式模組化基板30之大開口19與小開口21中，如此可簡化模組化流程，並降低模組化成本。第二，經電氣測試完成IC晶片12之電氣測試金屬凸塊16係直接藉由第一金屬導線40A以及第二金屬導線44A而電連接，當設計選擇連接至錫球48時，亦方便於後續IC晶片12之電性測試。第三，同時將IC晶片12以及被動元件24嵌埋於整合式模組化基板30中，可藉由整合元件之設置高度來控制整合式模組化基板30的厚度，因此可有效降低模組化產品之體積。第四，此種模組化方式可將各個IC晶片12以及被動元件24之間的訊號傳輸距離拉近，以大幅提昇產品之電性表現。第五，本發明方法可省略打線、被動元件組裝以及散熱風散組裝等步驟，故可達到提高模組化產品之良率、降低模組化製程成本等目的。本發明之整合式模組板係可為模組化之封裝產品(包括單晶片或多晶片)、次系統電路板或是具有系統功能之主機板。

雖然本發明已以一較佳實施例揭露如上，然其並非用



五、發明說明 (9)

以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

【圖式之簡單說明】

第1至9圖顯示本發明實施例之整合式模組板之製作方法的剖面示意圖。

【符號說明】

IC 晶片~12 ；
金屬墊~14 ；
對位標誌~17 ；
電氣測試金屬凸塊~16 ；
第二黏性膠膜~18 ；
開孔基板~22 ；
被動元件~24 ；
被動元件粘著層~25 ；
金屬墊~26 ；
對位標誌~27 ；
第一黏性膠膜~28 ；
整合式模組化基板~30 ；
散熱板~31 ；
空隙~34 ；
介電填塞層~36 ；
微孔~38、43 ；
第一金屬層~40 ；
第一金屬導線~40A ；
介電層~42 ；
第二金屬層~44 ；



圖式簡單說明

第二金屬導線~44A；

遮罩層~46；

錫球~48。



六、申請專利範圍

1. 一種嵌埋有IC晶片與被動元件之整合式模組板 (Moduled Board)，包括有：

一基板，其包含有至少一貫穿之大開口以及至少一小開口，其中該小開口內設置有一被動元件；

一散熱板，係設置於該基板之底部；

一第一黏性膠膜，係將該基板之底部黏著至該散熱板上；

至少一IC晶片，該IC晶片之底部係藉由一第二黏性膠膜而黏貼於該散熱板上位於該基板之大開口內；

一介電填塞層，係覆蓋該基板之整個表面，且填滿該基板之表面上及各開口內的所有空隙，其中該介電填塞層內具有複數個微孔(via)，以暴露該IC晶片、該被動元件以及該基板之部分表面；以及

至少一層導線結構，係形成於該介電填塞層表面，使該IC晶片、該被動元件以及該基板電氣連接。

2. 如申請專利範圍第1項所述之嵌埋有IC晶片與被動元件之整合式模組板，其中該被動元件係藉由一黏著層而黏貼於該基板之小開口內。

3. 如申請專利範圍第1項所述之嵌埋有IC晶片與被動元件之整合式模組板，其中該IC晶片之表面上包含有複數個金屬墊以及複數個電氣測試金屬凸塊，其中該電氣測試金屬凸塊係製作於該金屬墊表面上。

4. 如申請專利範圍第1項所述之嵌埋有IC晶片與被動元件之整合式模組板，另包含有複數個錫球，係陣列形成



六、申請專利範圍

於該導線結構之表面上。

5. 如申請專利範圍第1項所述之嵌埋有IC晶片與被動元件之整合式模組板，其中該第一黏性膠膜係為導電性膠膜。

6. 如申請專利範圍第1項所述之嵌埋有IC晶片與被動元件之整合式模組板，其中該介電填塞層包含有一樹脂材質以及一介電材質。

7. 一種嵌埋有IC晶片與被動元件之整合式模組板 (Moduled Board) 的製作方法，包括有下列步驟：

提供一基板，其包含有至少一貫穿之大開口以及至少一小開口，其中該小開口內設置有一被動元件；

提供一散熱板；

提供一第一黏性膠膜，以將該基板之底部黏著至該散熱板上；

提供至少一IC晶片；


提供一第二黏性膠膜，以將該IC晶片之底部黏貼於該散熱板上位於該基板之大開口內；以及

形成一介電填塞層，以覆蓋該基板之整個表面，且填滿該基板之表面上及各開口內的所有空隙；

形成複數個微孔(via)於該介電填塞層內，以暴露該IC晶片、該被動元件以及該基板之部分表面；

形成至少一層導線結構於該介電填塞層表面，使該IC晶片、該被動元件以及該基板電氣連接。

8. 如申請專利範圍第7項所述之嵌埋有IC晶片與被動



六、申請專利範圍

元件之整合式模組板的製作方法，其中該被動元件係藉由一黏著層而黏貼於該基板之小開口內。


9. 如申請專利範圍第7項所述之嵌埋有IC晶片與被動元件之整合式模組板的製作方法，其中該IC晶片之表面上包含有複數個金屬墊以及複數個電氣測試金屬凸塊，其中該電氣測試金屬凸塊係製作於該金屬墊表面上。


10. 如申請專利範圍第7項所述之嵌埋有IC晶片與被動元件之整合式模組板的製作方法，其中更包含形成複數個錫球，以陣列排列於該導線結構之表面上。

11. 如申請專利範圍第7項所述之嵌埋有IC晶片與被動元件之整合式模組板的製作方法，其中該第一黏性膠膜係為導電性膠膜。


12. 如申請專利範圍第7項所述之嵌埋有IC晶片與被動元件之整合式模組板的製作方法，其中該介電填塞層之製作方法係先提供一樹脂材質以填滿該基板表面上及各開口內之空隙，然後再提供一介電材質覆蓋該基板之整個表面。

13. 如申請專利範圍第7項所述之嵌埋有IC晶片與被動元件之整合式模組板的製作方法，其中該介電填塞層之製作方法係同時提供一樹脂材質以及一介電材質，以填滿基板表面上及各開口內之空隙，並覆蓋該基板之整個表面。







第 1 圖




第 2 圖




第 3 圖




第 4 圖




第 5 圖




第 6 圖



第 7 圖



第 8 圖



第 9 圖